本课程系统讲解数字 IC 的物理实现过程，重点关注逻辑设计如何被转化为可制造的硅片版图。课程围绕性能、功耗、可靠性和良率等关键目标，说明抽象设计意图如何落实为真实的几何结构、互连导线和电气行为。 课程从芯片层面的物理组织开始，通过楼层规划定义芯片面积、模块位置以及早期物理约束，这些决策决定了后续所有实现结果。随后进入电源规划，讲解在真实电流需求、电压下降和长期可靠性限制下，电源与地如何在芯片中分布。 接下来介绍布局与物理综合阶段，标准单元被放置到具体物理位置，并在考虑时序、拥塞和功耗的前提下进行优化。这一阶段建立了布线可行性和基本时序行为，同时暴露真实互连距离对性能的影响。物理综合用于将逻辑优化与物理现实对齐。 时钟分配被作为核心物理系统展开讲解，涵盖时钟树的构建方式、偏斜和插入延迟的来源，以及随着物理信息增加，时钟建模如何演进。同时分析时钟路径与数据路径之间的相互作用，说明时钟设计对时序收敛的直接影响。 在布线阶段，逻辑连接被转化为金属互连。课程讲解全局布线与详细布线，并结合串扰、噪声和耦合等信号完整性问题，介绍时序驱动、拥塞驱动和信号感知等布线方法，以实现电气正确且可制造的版图。 最后，课程覆盖寄生参数提取、物理验证和制造准备。寄生提取用于支持精确的时序和功耗分析，物理验证和电源完整性检查用于保证设计的正确性和可靠性。掩膜准备将已验证的版图数据转换为可用于制造的形式，完成整个物理实现流程。