数字 IC 设计从规格说明开始，规格说明记录所需行为、接口、性能目标和系统约束。规格说明是芯片规划、IP 选择、新逻辑定义、功能划分以及设计团队之间沟通的参考模型。它还记录重要的系统级决策，例如外部存储器选择和工作频率。在这些决策中，一个选择可能会影响芯片 I/O、板级布线、时钟输入、软件行为和性能预期。 微架构把规格说明细化为模块级结构。规格说明中的主要模块会变成一组更小的内部模块，并具有定义好的数据通路、控制逻辑、存储结构、接口、总线和协议。这个层级会引入实现权衡，同时保持所需外部行为稳定。内部 SRAM 与寄存器阵列、多个数据通路与单一数据通路、面积与性能之间的选择，都会在模块边界内部进行评估。 RTL 赋予微架构编码后的硬件形式。寄存器传输级建模描述寄存器之间的信号移动，以及对这些信号执行的操作。RTL 用于创建模块实现、实例化和连接 IP、编写新逻辑、定义模块级接口、把模块划分为子模块、验证与其他模块的连接，并针对指定目标运行仿真。由于大多数 RTL 是由经验丰富的工程师手动创建的，代码质量会直接影响时间、工作量、成本、调试复杂度和实现可靠性。 HDL 抽象提供了管理现代数字设计复杂度所需的语言和结构。Verilog 和 SystemVerilog 允许设计行为在合适的抽象层级表达，从较高层级行为到 RTL。与基于原理图的设计相比，基于 HDL 的设计提高了可扩展性、仿真能力、可维护性和设计复用能力。抽象使一个功能能够根据所需细节程度，以意图、行为、时序或寄存器级实现来描述。 从规格说明到微架构再到 RTL 的规范流程，可以使设计意图保持可追踪。系统级决策、模块级权衡和低层 RTL 编码选择都与可度量目标保持连接。清晰的规格说明、明确的微架构和结构良好的 RTL 可以减少歧义，并在最终实现之前提高可信度。 Catalogue: 规格说明是设计起点 规格说明作为参考模型 示例: 规格说明 规格说明片段示例 系统级规格决策 从规格说明到微架构 示例: 微架构 (一) 示例: 微架构 (二) 微架构权衡决策 RTL建模与仿真 RTL作为设计参考模型 RTL连接设计与实现 示例: RTL (一) 示例: RTL (二) RTL实现决策 数字集成电路设计流程的各个阶段 示例：2 位同步二进制计数器设计规范 HDL 描述的数字设计内容 为什么使用 HDL HDL出现前后的设计方式 HDL设计中的抽象层次 抽象层级的取舍 传统原理图设计的局限 现代基于 HDL 的仿真 抽象示例：2 分频操作 RTL 编码的含义