组合逻辑定义了一类数字行为，其输出会直接响应当前输入值。它不涉及时钟存储，也不依赖过去状态。这为由布尔运算构建的快速、确定性硬件功能奠定了基础。反相器、AND、NAND、OR、NOR、XOR 和 XNOR 门构成了用于创建更大逻辑结构的基本操作集合。 功能完备性解释了 NAND 和 NOR 等通用门集合如何实现任何布尔函数。这个原则对于门级实现、逻辑优化和工艺映射非常关键。复杂组合行为可以被化简为较小的门结构，使数字 IC 功能能够用可预测的逻辑形式表示、简化和综合。 多路选择器和解复用器提供受控数据路由。多路选择器根据选择信号，从多个可用数据源中选择一个输入，并将其转发到单一输出。解复用器接收一个输入，并把它路由到一个被选中的输出。这些结构是数据通路选择、条件路由、总线组织以及数字系统内部高效信号移动的关键组成。 译码器和编码器执行互补转换。译码器把紧凑的二进制输入值扩展为更宽的独热输出选择，支持控制生成、地址激活和显示驱动。七段显示译码器把二进制输入值映射为 LED 段控制图案。编码器把多条输入线压缩为更小的二进制代码，减少信号数量，并使选择信息更容易传输或存储。 优先编码器在多个输入同时有效时加入确定性决策。它不会让条件保持模糊，而是选择最高优先级的有效输入并进行编码。比较器评估多位数值之间的关系，产生相等、大于和小于结果。这些模块支持数字硬件中的控制决策、数据排序、请求选择和条件操作。 Verilog 建模技术，例如逻辑运算符、条件运算符、连续赋值、拼接、移位操作、always @ 块和 case 语句，为描述组合行为提供了简洁方式。清晰使用位顺序、独热编码、选择信号、默认处理和比较运算符，有助于创建可读且可综合的逻辑。这些数字模块共同构成设计数字 IC 中结构化组合电路的实用基础。 Catalogue: 基本逻辑门：反相器 与门与与非门 或、或非、异或、同或逻辑 逻辑门的功能完备性 多路选择器的功能与逻辑选择 译码器结构与输出选择 七段译码器功能 编码器功能概述 优先编码器工作机制 多数逻辑和级联 移位操作 多路复用器 (一) 多路复用器 (二) 多路分解器 (一) 多路分解器(二) 译码器 (一) 译码器 (二) 译码器 (三) 编码器 (一) 编码器 (二) 比较器 (一) 比较器 (二)