数字芯片实现依靠布线把逻辑连接转换为可制造的物理互连。标准单元、宏单元和输入输出引脚必须通过特定金属层完成连接，同时保持原理图和逻辑网表的设计意图。布线质量不仅影响连接是否完成，还会影响时序、拥塞、噪声行为、信号完整性以及最终版图的鲁棒性。较差的布线可能造成较长绕线、过大的电阻和电容、串扰风险、设计规则违例，以及困难的时序收敛。 信号完整性分析用于检查密集数字版图中已布互连的电气行为。真实导线具有寄生电阻、电容，并会与附近导线产生耦合。这些效应可能改变信号延迟，恶化转换时间，产生噪声毛刺，并造成时序偏移。当布线密度较高、网络长距离平行走线，或关键信号经过拥挤区域时，信号完整性尤其重要。准确分析依赖正确的输入，例如已布版图数据、寄生参数提取、开关信息、时序约束和工艺规则。 布线通过多个抽象层次完成。全局布线会估计布线需求，并在可用布线区域中分配粗略路径。它有助于识别拥塞、预测布线可行性，并在精确导线形状生成之前指导金属层使用。详细布线随后生成合法的金属几何形状和通孔，同时满足间距、线宽、包围、阻塞、引脚可达性以及金属层特定设计规则。全局布线的质量会强烈影响详细布线的成功，尤其是在布局密集、宏单元较大、通道狭窄或布线资源有限的设计中。 时序驱动布线和拥塞驱动布线为布线质量提供实际控制。时序驱动布线会优先处理那些线延迟、通孔数量、金属层选择和绕线可能影响建立时间与保持时间裕量的路径。拥塞驱动布线则尝试更均匀地分布布线需求，并降低过度使用区域中的压力。布局密度屏障可以通过降低局部利用率、释放布线资源空间来支持这一目标。这些方法把布线决策直接连接到实现收敛，而不是把布线视为纯几何操作。 信号完整性感知布线会把电气意识加入物理互连构建过程。敏感网络或高开关活动网络可能需要额外间距、减少平行耦合、增加屏蔽、选择合适金属层，或使用更宽导线。宽线布线还可以通过降低电阻、增加电迁移裕量、提高对制造波动的容忍度来改善良率和可靠性。稳健的布线方法会把连接完成、设计规则正确性、拥塞控制、时序保护、信号完整性管理和良率感知互连设计整合成一个统一的物理实现策略。 Catalogue: 信号完整性的基础概念 数字互连中的信号完整性效应 信号完整性分析的输入与输出 示例: 信号完整性 物理设计中的布线 布线与拥塞缓解 布线阶段的输入与输出 示例: 布线 布线阶段的核心目标 布线流程与关键步骤 全局布线的作用与定位 全局布线的核心目标 全局布线的基本步骤 (一) 全局布线的基本步骤 (二) 全局布线的基本步骤 (三) 详细布线的基本概念 详细布线步骤 时序驱动布线原理 拥塞驱动布线策略 信号完整性感知布线 用于良率优化的宽线布线