基于DFT的集成电路测试基础

集成电路的制造过程极其复杂，微小的工艺波动就可能引入在设计层面无法直接看到的缺陷。这些缺陷可能导致逻辑错误、时序失效，或仅在特定条件下出现的不稳定行为。发现此类问题需要系统化的方法，而不仅仅是判断电路是否“看起来能工作”。测试的目的在于暴露隐藏的失效，对内部状态进行控制，并以可重复的方式观察电路响应。 测试依赖于对电路信号的控制能力以及对响应结果的观察能力。当可控性或可观察性不足时，即使硅片中存在缺陷，也可能无法被发现。因此，物理缺陷通常通过抽象的故障模型来描述，用于表达电路在异常情况下的行为。静态故障表示永久性的逻辑错误，而动态故障用于描述由电阻性缺陷引起的信号变慢等时序问题。这种抽象使工程师能够在不直接看到物理缺陷的情况下分析失效行为。 随着设计规模扩大并引入存储与反馈结构，测试难度显著增加。顺序逻辑会保存状态，使故障是否可见取决于历史输入，而不是单一测试向量。为了解决这一问题，引入了扫描结构，将顺序单元转化为可控、可观察的测试点。通过扫描链移入和移出数据，可以直接设置和观测内部状态，从而在复杂设计中实现系统化的故障检测。 自动测试向量生成利用形式化逻辑方法构造测试模式，使故障被激活并将其影响传播到可观察输出。故障敏化确保缺陷能够影响电路行为，传播过程将这种影响沿逻辑路径传递，合理化则保证所需信号值在逻辑上自洽。这一过程用算法取代人工推理，生成高效且可重复的测试模式。 制造环境对测试时间和测试数据量有严格限制。过多的测试模式会增加成本并降低产能。测试压缩通过减少冗余模式来保持有效的故障覆盖率。内建自测试将部分测试能力集成到芯片内部，降低对外部测试设备的依赖。扫描压缩进一步减少测试数据量和测试时间，使大规模设计具备可行的测试方案。 即使采用先进方法，仍然可能存在缺陷逃逸。逃逸缺陷会降低故障覆盖率，并在系统级引发问题。理解逃逸产生的原因及其影响对于提升测试质量至关重要。诊断技术通过分析失效响应、沿逻辑路径反向追踪故障影响，并将不匹配结果与潜在缺陷位置关联起来，为良率提升、质量控制和工艺改进提供支持。