
UVM 事务级建模连接
Transaction Level Modeling 通过 port、imp、export、阻塞与非阻塞方法、analysis 广播、FIFO、analysis FIFO、scoreboard、transport 连接以及 TLM2 风格 generic payload,定义结构化的 UVM 组件通信,用于抽象请求—响应和缓冲式事务交换。
Transaction Level Modeling 通过 port、imp、export、阻塞与非阻塞方法、analysis 广播、FIFO、analysis FIFO、scoreboard、transport 连接以及 TLM2 风格 generic payload,定义结构化的 UVM 组件通信,用于抽象请求—响应和缓冲式事务交换。
This resource includes
Description
Transaction Level Modeling 为基于类的 UVM 环境提供通信基础。组件通过带类型的方法交换事务,而不是通过直接的信号级耦合连接在一起。这使 driver、sequencer、monitor、scoreboard、coverage collector、register model、agent、environment 和 testbench 更容易连接、替换和复用。通信行为通过数据流、控制流、时间行为和连接器角色来描述,使每条连接都具有清晰的技术含义。 数据流定义事务项从生产者到消费者的移动。控制流定义发起方和目标方关系。这两个方向决定连接是通过 get 方法实现 pull 型通信,还是通过 put 方法实现 push 型通信。阻塞方法允许传输等待直到完成,而非阻塞方法立即返回成功或失败。put、try_put、can_put、get、try_get、can_get 和 peek 等方法族,为传输控制和就绪检查提供精确选择。 UVM TLM 连接器定义通信接口的结构。port 发起调用,imp 提供实现,export 负责在层次结构中路由连接。连接器选择与所需方法集合绑定,并且所选连接器类型关联的所有方法都必须被实现。连接通常在 connect_phase 中完成,并沿控制流方向从发起方指向目标方。层次化路径中的每一层都必须完成连接,其中 export 用于暴露目标侧访问点,而不重复创建实现对象。 Analysis 通信支持面向观察的广播。monitor 可以通过 analysis port 发布收集到的事务,该 port 可以连接到零个、一个或多个 analysis implementation。这种一对多行为是 analysis connection 独有的特性,使 monitor 输出具有很高的可复用性。scoreboard、coverage collector、register model 和其他观察组件可以接收同一事务流,同时提供具有相同签名但行为不同的 write() 实现。 基于 FIFO 的通信增加缓冲,并将事务产生与事务消费解耦。uvm_tlm_fifo 提供内置存储、put 侧输入、get/peek 侧输出、状态方法以及通信方法实现。uvm_tlm_analysis_fifo 将这种缓冲模型适配到 analysis port,使 monitor 事务可以在 scoreboard 处理之前被存储。使用 analysis FIFO 时,scoreboard 成为发起方,需要显式从 FIFO 读取、比较相关 packet、维护本地 register 状态,并更新 received、dropped、matched 和 mismatched traffic 的统计信息。 双向 transport 连接在一次方法调用中...
This resource includes
Description
Transaction Level Modeling 为基于类的 UVM 环境提供通信基础。组件通过带类型的方法交换事务,而不是通过直接的信号级耦合连接在一起。这使 driver、sequencer、monitor、scoreboard、coverage collector、register model、agent、environment 和 testbench 更容易连接、替换和复用。通信行为通过数据流、控制流、时间行为和连接器角色来描述,使每条连接都具有清晰的技术含义。 数据流定义事务项从生产者到消费者的移动。控制流定义发起方和目标方关系。这两个方向决定连接是通过 get 方法实现 pull 型通信,还是通过 put 方法实现 push 型通信。阻塞方法允许传输等待直到完成,而非阻塞方法立即返回成功或失败。put、try_put、can_put、get、try_get、can_get 和 peek 等方法族,为传输控制和就绪检查提供精确选择。 UVM TLM 连接器定义通信接口的结构。port 发起调用,imp 提供实现,export 负责在层次结构中路由连接。连接器选择与所需方法集合绑定,并且所选连接器类型关联的所有方法都必须被实现。连接通常在 connect_phase 中完成,并沿控制流方向从发起方指向目标方。层次化路径中的每一层都必须完成连接,其中 export 用于暴露目标侧访问点,而不重复创建实现对象。 Analysis 通信支持面向观察的广播。monitor 可以通过 analysis port 发布收集到的事务,该 port 可以连接到零个、一个或多个 analysis implementation。这种一对多行为是 analysis connection 独有的特性,使 monitor 输出具有很高的可复用性。scoreboard、coverage collector、register model 和其他观察组件可以接收同一事务流,同时提供具有相同签名但行为不同的 write() 实现。 基于 FIFO 的通信增加缓冲,并将事务产生与事务消费解耦。uvm_tlm_fifo 提供内置存储、put 侧输入、get/peek 侧输出、状态方法以及通信方法实现。uvm_tlm_analysis_fifo 将这种缓冲模型适配到 analysis port,使 monitor 事务可以在 scoreboard 处理之前被存储。使用 analysis FIFO 时,scoreboard 成为发起方,需要显式从 FIFO 读取、比较相关 packet、维护本地 register 状态,并更新 received、dropped、matched 和 mismatched traffic 的统计信息。 双向 transport 连接在一次方法调用中...
Recommended

EDA Academy is a practical learning platform for engineers in the VLSI and semiconductor industry. We offer structured courses, technical resources, and career-focused training across all major areas of chip design and verification — from Verilog to Physical Design, from fundamentals to advanced topics. Learn at your own pace, explore member-exclusive content, or join as an instructor to share your expertise. Lear...
